版图中隔离管的作法（多衬底电位该如何处理）

Meteorsj · 发表于 2013-12-23 22:50:17

nwell 接高电位，防止latch up ，防止两个地导通。

lytwjm · 发表于 2016-9-21 12:07:50

学习中

lilinyu0906 · 发表于 2016-9-28 16:12:13

一颗芯片不可能有两个不同电压的地

Desingman · 发表于 2017-7-1 15:39:27

谢谢！电路如何设计我倒不是特别清楚，老板安排的工作让做版图的。就是电路设计的时候NMOS衬底那块有VSS和GND两个电位了，所以做版图的时候有点纠结。

上善若水. · 发表于 2019-3-15 23:10:07

回复 2# jiangtaojack

请教一下怎么画啊，我图中NMOS衬底和源级相连且在电路中间，听同学说要做隔离管

aibbt · 发表于 2019-3-16 08:51:59

DEEP DNW STI

civictyper · 发表于 2022-6-17 10:22:40

hszgl 发表于 2013-10-23 21:49
CSMC 0.5um不支持多衬底电位。一个比较器而已，何必要多衬底？

您好，想请教下您，如何判断一个工艺是不是支持多衬底电位呀！我现在就在用CSMC

[求助] 版图中隔离管的作法（多衬底电位该如何处理）