请教sansen关于运放PSRR的论文的问题

323217588 · 发表于 2013-9-29 18:30:44

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

对于第六个公式的正负号是如何确定的？没看明白

MOSBJT · 发表于 2013-9-29 19:20:14

本帖最后由 MOSBJT 于 2013-9-29 19:24 编辑

同问，求大神指导！！！

朱立平 · 发表于 2013-9-30 06:18:27

本帖最后由朱立平于 2013-9-30 06:46 编辑

這些理論不一定有用 (PSRR用 spice 大概跑一跑就好了 ) 因為那是假設MOS完全對稱的情況實際製造完成後根本沒有對稱因為MOS的OD(通道區域正上方的OD(poly gate 與 OD 重疊的區域),thin oxide SiO2,在晶圓廠是用乾氧化法製造一片wafer 周圍與中心的氧化速度完全不一樣所以OD的厚度不一造成MOS的 tox不一致) 本身就有梯度效應也你實際layout有很大關係是否有做matching, dummy device ? 有沒有寄生C ? 有沒有用 double guard ring (側邊隔離與底部隔離系統)? 重要是你電源(VDD, GND)要乾淨. layout上要注意供應電流的 metal線要寬(非常非常重要,要根據 FAB 製定的 metal migration & 建議電流密度值來定義寬度) 不然會限流與造成metal migration 供應 guard ring 的電位最好要用乾淨的電位理論要跟實務結合才行

323217588 · 发表于 2013-9-30 09:52:05

回复 3# 朱立平

谢谢你的耐心回复，但是在电路设计时主要考虑的是架构和器件尺寸是否合理，应该都是假定版图设计比较合理的，不能说版图会影响性能就不去优化电路了，电路合理了版图再做的好些才能达到好的效果吧，不知想法对不

朱立平 · 发表于 2013-9-30 10:22:36

您說的正確是的要先設計好再考量 layout 與製造的問題

323217588 · 发表于 2013-9-30 10:44:01

回复 5# 朱立平

您考虑的很周全，工艺版图都考虑了，值得学习。这个公式有些不明白，欢迎讨论~

朱立平 · 发表于 2013-10-2 15:42:12

關於PSRR議題在下將於EETOP博客逐步增加此討論內容

semico_ljj · 发表于 2013-10-2 17:54:51

bucuo

MOSBJT · 发表于 2013-10-8 15:09:44

本帖最后由 MOSBJT 于 2013-10-8 15:11 编辑

本想看楼主问题的答案的

xuriver2012 · 发表于 2013-10-9 17:52:31

回复 1# 323217588

你仔细看一下那个图4，就能够发现a点和b点的相位是相反的，那么它们对于最终输出点的贡献就是相反的。这也就是正负号产生的原因。

[求助] 请教sansen关于运放PSRR的论文的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2