在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2677|回复: 6

[求助] 时钟域问题

[复制链接]
发表于 2013-9-28 15:12:47 | 显示全部楼层 |阅读模式
50资产
一道笔试题: 在实际的工程中,纯粹单时钟设计的情况很少,特别是在设计模块与外围芯片的通讯中,跨时钟域的情况不可避免。请考虑以下跨时钟问题:1: 如何把一个时钟域的上升沿转换成另一个时钟域脉冲信号,画出电路图。
2: 如何把一个时钟域单时钟脉冲信号转化成另一个时钟域的单时钟周期的脉冲信号,画出电路图。

发表于 2013-9-28 18:27:14 | 显示全部楼层
(1)采用上升沿检测电路就可以实现;
(2)可以用结绳法实现;
发表于 2013-9-28 19:57:56 | 显示全部楼层
找工作笔试经常会碰到这样的题。
发表于 2013-9-28 21:58:55 | 显示全部楼层
两个时钟域的频率有什么约束??
发表于 2013-9-29 11:24:07 | 显示全部楼层
其实你这个得分情况回答,要分是慢时钟域进入快时钟域还是快时钟域进入慢时钟域,两种情况的处理方法是不一样的,慢进快比较简单,用一个D触发器取延就可以了,如果是快进慢的话可以考虑D触发器加上异步复位来操作
发表于 2013-9-30 10:12:28 | 显示全部楼层
google或百度下Crossing the abyss: asynchronous signals in a synchronous world
发表于 2013-10-8 09:25:12 | 显示全部楼层
RTL hardware design using VHDL的最后一章专门讲这个问题:
CHAPTER 16  CLOCK AND SYNCHRONIZATION
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:00 , Processed in 0.030237 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表