请教模拟layout面积估算

ygyg100

回复 20# dpiyssr


   这个东西现在还是个半成品，而且还需要再测试一下，短时间内恐怕还拿不出手啊。

ralinkok

學習
謝謝分享

tuohong

回复 21# ygyg100


   请求分享思路，是以按照什么原理搞定的？

ygyg100

回复 23# tuohong

   那我简单介绍一下吧。

   程序直接在cadence composer下运行，就是打开一个电路图，然后运行程序。
   程序先采用递归算法计算每个器件的面积，器件面积根据cdf参数计算，用户可以选择任意的cdf参数并且自定义计算面积的公式；

   然后把所有器件的面积相加；


   再设定布线的面积，布线面积按照器件总面积的百分比来设定，这个根据每个人的情况设定；


   最后设定一些特殊器件或结构的面积，比如PAD、ESD器件、隔离环、sealring等；


   以上所有面积相加即得到最终的面积。



   程序最后会把以上的情况整合成一份报告，详细列出每种器件类型的总面积，芯片总面积以及计算公式。



   另外如果碰到一些因各种原因无法计算面积的器件（比如用户自定义的公式有问题），程序会把这些器件列出来一并放在报告里。


   程序最大的好处是可以保存计算公式模板，当第一次针对某工艺编辑好计算面积的公式后，可以保存下来，以后只要load进来进行少量修改就可以了。


   我们年前的MPW的项目，规模大概是2K的管子，编辑好公式后，估算每个模块的面积和整个芯片的面积只需要半个小时，大大提高了布局的效率。也让经验不太足的版图工程师能较为准确的估算芯片面积。

tuohong

回复 24# ygyg100


   非常感谢，我没有经验，但是请教如果用总宽长比来计算，是否能起到类似的作用？这个是我听一个老师讲课时提到的。

ygyg100

回复 25# tuohong


   用MOS、R、C的宽长来计算是可以获得一个面积的，只是我觉得这样估算的面积太粗糙了，对于具体做版图的人来说误差有点大。
   我写这个工具的目的主要有两个，一是能相对更准确的估计出面积，二是能快速的得到结果，其实我更主要是为了第二点啦，不然每次布局的时候都很痛苦。

   当然，面积估算是否准确这和个人的经验息息相关。我写的工具也是比较自由的，器件面积公式可以由使用者自行定义，你可以简单写成W*L*finger*m就是一个MOS的面积，也可以写成（W+2）*（L+3）*finger*m，其中的+2和+3就是修正项，而且还可以使用其他CDF参数。

   重点还是想提高效率。这个工具直接集成到composer中，让电脑去做一些大量的重复性的工作。不然电路里那么多器件靠人工去一个一个统计？就算是用virtuoso XL把器件全摆出来去统计我觉得也太痛苦了。
   补充一下，这个工具是针对纯模拟电路的。数字的就不太适用了。

tuohong

回复 26# ygyg100

谢谢ygyg100，我开始也觉得WL统计方式对于m和finger是没有区分的，对于不同的电路统计起来误差会比较大，对于面积统计来说，一定是变量越多越贴近真实面积，并且具有较大的灵活性；但是如果是这样的话也一定是像你所说，表达式可以比较复杂、也就要把更多的计算交给机器。再次感谢ygyg分享思路。

ygyg100

回复 27# tuohong


   不用客气啊。大家有好的想法多交流啊，我也是半个新手。

大力射门

顶起来，看看大家怎么做的

我力可

同意先把器件摆上去，布好电源线