在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: neoitachi

[调查] FPGA工程师们你们经常使用时序约束吗?

[复制链接]
发表于 2013-6-28 21:17:24 | 显示全部楼层
学习学习
发表于 2013-6-28 21:32:46 | 显示全部楼层
学习中,还没用过呢
发表于 2013-6-29 09:24:06 | 显示全部楼层
我只用时序约束,不做后仿
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:30 , Processed in 0.024881 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表