基于FPGA高精度TDC设计

coyoo · 发表于 2013-7-26 11:55:38

本帖最后由 coyoo 于 2013-7-29 11:14 编辑

这个受温度影响大不？我记得CMOS受温度影响还是有些的
shiyinjita 发表于 2013-7-25 12:04

登录/注册后可看大图

必然有影响，但是可以想办法克服，最简单的是控制温度稳定，其次是通过其他办法校准

csj100 · 发表于 2013-7-26 17:04:20

可以提供些参考资料，或者方案嘛，不提供源码，提供下这些，也是大贡献

shiyinjita · 发表于 2013-7-26 19:26:26

回复 22# csj100

这是原理很简单，就是使用FPGA内部的进位链或者查找表，记录它的个数，但是做好很难的，必须要考虑亚稳态，还要考虑温度的影响。

shiyinjita · 发表于 2013-7-26 19:27:11

回复 21# coyoo

那么亚稳态那段呢？还是有误差的，而且cyclone的lcell延迟只有35ps，为什么不用它呢？

coyoo · 发表于 2013-7-29 11:14:23

回复 coyoo

那么亚稳态那段呢？还是有误差的，而且cyclone的lcell延迟只有35ps，为什么不用它呢 ...
shiyinjita 发表于 2013-7-26 19:27

登录/注册后可看大图

altera说了lcell的延迟只有35ps？反正我的印象似乎要十倍于你的数据。

coyoo · 发表于 2013-7-29 11:16:24

可以提供些参考资料，或者方案嘛，不提供源码，提供下这些，也是大贡献
csj100 发表于 2013-7-26 17:04

登录/注册后可看大图

你可以看专门TDC芯片厂家的datasheet以及他们的AN文档。
下面的博客里也能找到一些信息：
http://bbs.ednchina.com/BLOG_coyoo_41415.HTM

shiyinjita · 发表于 2013-7-29 11:57:44

回复 25# coyoo

这我确信ccyclone3的lcell延迟只有35ps的，看到过手册的

coyoo · 发表于 2013-7-29 13:11:58

回复 coyoo

这我确信ccyclone3的lcell延迟只有35ps的，看到过手册的
shiyinjita 发表于 2013-7-29 11:57

登录/注册后可看大图

我看到Cyclone II最小的数据是180ps，如下图所示：

gugude1026 · 发表于 2013-7-29 13:15:58

弱弱的问一句 TDC是嘛东西？？

coyoo · 发表于 2013-7-29 14:29:01

弱弱的问一句 TDC是嘛东西？？
gugude1026 发表于 2013-7-29 13:15

登录/注册后可看大图

Time-Digital-Convter
和ADC有点相通的地方

[解决] 基于FPGA高精度TDC设计