设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog_Testbench编写方法小结
12345下一页
返回列表 发新帖
楼主: nano_dv

[资料] Verilog_Testbench编写方法小结

[复制链接]
xxhlshe
发表于 2012-12-14 13:38:15 | 显示全部楼层
thx 看看
回复 支持 反对

举报

giantchao
发表于 2012-12-17 08:03:20 | 显示全部楼层
感谢!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

peter_wx
发表于 2012-12-17 12:21:26 | 显示全部楼层
good share
回复 支持 反对

举报

liuyongchong
发表于 2012-12-17 21:54:17 | 显示全部楼层
这个确实很基础
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

czqczqczq28
发表于 2012-12-18 16:07:02 | 显示全部楼层
一直不清楚复杂模块的testbench该如何写，学习下，谢谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

gs2198
发表于 2012-12-18 18:53:44 | 显示全部楼层
好东西！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

bst007
发表于 2012-12-19 19:59:41 | 显示全部楼层
支持一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

jeffej
发表于 2015-11-17 13:04:31 | 显示全部楼层
Verilog_Testbench编写方法小结
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

a4g5i6
发表于 2016-10-6 14:53:06 | 显示全部楼层
非常感谢楼主的好心分享，先下载了看看效果如何
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

glace12123
发表于 2016-10-6 16:13:04 | 显示全部楼层
顶起来！！
回复 支持 反对

举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-18 22:21 , Processed in 0.026326 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表