在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: crown911

[讨论] 去某外企面试被问到的问题2:Capless LDO中开环共轭极点

[复制链接]
发表于 2013-4-8 06:36:09 | 显示全部楼层
我仿了一下这个电路,用的TSMC.35工艺,仿真不正确啊
首先请问M2/M3,M2/M4管的作用是什么,为什么这么联?
另外对于current mirror,采用最小尺寸合适吗?paper用的.35工艺,而current mirror管Mf1, Mf2的Length是0.4um,太小了吧


回复 8# ef321
发表于 2013-4-8 06:44:29 | 显示全部楼层
请问你是怎么仿的,我用的同样的工艺仿不出来啊



发表于 2013-4-9 12:03:51 | 显示全部楼层
学习了
发表于 2013-4-9 13:51:17 | 显示全部楼层
回复 37# hadeheng


    同学习!
发表于 2013-4-9 19:07:35 | 显示全部楼层
正要找capless的资料呢!郁闷当中!
发表于 2013-5-3 13:38:57 | 显示全部楼层
按照此电路做了个电路流片了,仿真没问题,但测试出来结果:在数字模块打开时(此块数字电路规模较大),输出电压容易跑掉,拉不回来。

是电流小了?带宽不够吗?
发表于 2013-10-28 15:36:30 | 显示全部楼层
mark一下
发表于 2013-10-28 18:42:34 | 显示全部楼层
被共轭极点弄得有点晕了。。。研究xia
发表于 2014-2-2 16:34:51 | 显示全部楼层
项目上碰到类似的问题了,希望能在资料上找到答案,谢谢
发表于 2014-2-10 10:07:01 | 显示全部楼层
MARK 一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-18 16:14 , Processed in 0.028123 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表