在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 15977|回复: 7

[讨论] 自己总结的免费FPGA,ASIC开发工具

[复制链接]
发表于 2012-8-1 22:19:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGAasic开发,后端往往和器件紧密相关,更新速度也快,往往由商业公司提供支持。前端方面,还是有不少各具特色的免费工具的可以找到的,有的甚至比商业工具还强大很多。这里总结了一些,抛砖引玉,希望大家补充。

功能用途 说明
代码编辑器
总体上分为两类,vim/emasc 和 类Notepad++(和商业的UE差不多)的,用的习惯就好。也有基于eclipse的veditor,说可以分析层次,但使用发现分析vhdl时,不能设置库信息,所以分析的并不好。
http://notepad-plus-plus.org/
http://www.vim.org/
画时序、波形图
1. Timing Tool Elite,JAVA的,效果不错,需要internet连接使用 http://www.timingtool.com/
2. Timing-Gen, linux下面用指令控制。http://sourceforge.net/projects/timing-gen/
模块例化,顶层连线
1. VTC2012 GUI界面,vhdl/verilog混合支持,很强大,界面友好速度快。
http://www.veriloghdl.org/ 2. 基于脚本或编辑器的,比如verilog mode等。可以加速同名端口的操作,其实verilog2001以后,verilog mode的大部分功能都不大需要了。
http://www.veripool.org/wiki/verilog-mode/
仿真
1. icarus http://bleyer.org/icarus/
发表于 2012-8-2 09:45:20 | 显示全部楼层
收藏学习!
发表于 2012-8-3 14:47:19 | 显示全部楼层
shoucangle
发表于 2012-8-3 15:10:46 | 显示全部楼层
不错啊
发表于 2012-8-4 09:26:07 | 显示全部楼层
非常好哈
发表于 2012-8-9 12:47:43 | 显示全部楼层
楼主分析的很全面 多谢分享经验
发表于 2012-8-9 13:45:13 | 显示全部楼层
别忘了Robei FPGA仿真软件
发表于 2017-11-6 08:36:55 | 显示全部楼层
頂一下~~~~好東西
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 15:28 , Processed in 0.039830 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表