在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zongkai2003

[调查] RTL设计语言调查

[复制链接]
发表于 2014-2-16 23:04:01 | 显示全部楼层
system verilog不错,适合验证等设计
发表于 2014-2-17 20:28:10 | 显示全部楼层
其实验证用system verilog更好使一些
发表于 2014-3-4 10:14:55 | 显示全部楼层
verilog,sv,perl都不能少
发表于 2014-3-13 14:57:59 | 显示全部楼层
VHDL是王道,拥有高贵血统。
verilog杂牌语言。
发表于 2014-6-18 21:50:41 | 显示全部楼层
如果需要就去学,因为我们有个摩尔定律了
发表于 2014-6-21 12:27:45 | 显示全部楼层
不错,多谢
发表于 2014-6-21 12:37:39 | 显示全部楼层
回复 1# zongkai2003


    看来我是非主流了。我用VHDL
发表于 2014-7-2 20:06:17 | 显示全部楼层
SystemVerilog 拿來作驗證用途不錯.
发表于 2014-7-4 01:56:23 | 显示全部楼层
Ok, very good.
发表于 2014-8-13 03:47:52 | 显示全部楼层
学了更好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 16:56 , Processed in 0.027553 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表