在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zongkai2003

[调查] RTL设计语言调查

[复制链接]
发表于 2014-8-17 16:22:12 | 显示全部楼层
硬件语言特别的重要
发表于 2014-8-17 19:08:33 | 显示全部楼层
如果有精力的话都学吧
发表于 2014-8-20 20:55:46 | 显示全部楼层
打算学 第三个。
发表于 2014-8-25 15:08:47 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶
发表于 2014-8-26 21:23:30 | 显示全部楼层
原来还有那么多人用VHDL
发表于 2014-8-27 19:03:39 | 显示全部楼层
Verilog sv TCL perl Makefile
发表于 2014-8-29 09:48:39 | 显示全部楼层
sv还是学一下,建议,好多验证都要用
发表于 2014-9-23 22:35:39 | 显示全部楼层
verilog 现在
发表于 2014-9-25 23:02:13 | 显示全部楼层
systemc 和systemverilog 怎么样啊,有可综合的了么
发表于 2014-9-29 08:10:48 | 显示全部楼层
rtl 用verilog
验证用system verilog
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:13 , Processed in 0.025444 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表