在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 31270|回复: 59

[活动] 基于Spartan-6 FPGA的DDR2设计经验总结

[复制链接]
发表于 2012-6-25 21:46:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 wdzfd 于 2012-6-25 21:54 编辑

在基于FPGASOPC系统设计中,我们一般都需要外扩内存,而随着存储器工艺的发展,大容量的DDR2内存越来越便宜,在嵌入式领域中也使用的越来越多,XilinxSpartan-6 FPGA内嵌了MCB硬核控制器,这极大地方便了我们使用DDR2内存,本文就使用DDR2内存,从原理图设计、PCB设计到EDK环境的使用流程要点作一个说明,欢迎大家来补充说明,如有不当之处也请高手指正。

1MCB支持DDR2的速率范围为250 Mb/s800 Mb/s,支持的时钟为125 MHz400 MHz

2Spartan-6 FPGA内部一般都有两个或以上的MCB,如果只用到一个,优先选择使用MCB3


     3. DDR2各信号PCB设计时必须进行阻抗匹配,如下是一经验数据可供参考:
11.JPG

4DDR2使用1.8VVDD电压,VREF参考电压为0.9V, 一般要求VREF电压为VDD电压的一半,并且能随时反映VDD电压的变化,故可以采用两个一样的电阻串联分压得到VREF电压,典型阻值为20K欧姆,精度为百分之一。

VREF走线参考:

1) 走线宽度:建议20mil以上。

2) 走线间距:建议25mil以上。

3) 包地走线:条件允许下。

4) 去耦电容:尽量靠近IC的管脚处,常用两个数量级电容滤波

100nF1nF)。

5. 时钟线差分对之间跨接精度为百分之一的100欧姆电阻,差分端接要靠近DDR2器件端。

6.电路板的阻抗控制在50~60ohm,差分线为100~120ohm

7VTT布线要求:

1)走线宽度:最小150mil,一般在表层或底层进行孤岛铺铜。

2)上拉电阻:常用阻排,通常直接放置在VTT铜皮上并就近打孔。

3)去耦电容:每4个电阻(或一个4电阻阻排)放置一个去耦电容,常用0.1uF电容。

4)储能电容:在VTT孤岛铜两端各放置两个电容,常用4.7uF220uF电容。

8.当数据线地址线负载较重时,VTT 的暂态电流峰值比较大,一般要考虑用专门的电源管理芯片来产生VTT电压,设计时最大电流需要达到3A以上。

9Spartan-6 FPGA MCB硬核需要两个特殊的引脚,RZQ PINZIO PIN

RZQ PIN是必须的,一定要选择一个和MCB在同一BANK内的引脚。RZQ PIN脚需要通过一个电阻连接到地,电阻阻值为输入阻抗的两倍,如输入阻抗为50欧姆,则RZQ PIN脚需要串接100欧姆的电阻到地。ZIO PIN是可选的,当要用到软件校正功能时才会用到该引脚,ZIO PIN在原理图上不需要有任何连接,悬空就可以了。





10XILINX提供两个灵活易用的工具软件来使用MCB,一是用在EDK嵌入式开发环境下的MPMCMulti Port Memory Controller),二是ISE环境下MIGMemory Interface Generator),MIG主要用在非嵌入式环境下有FPGA逻辑来使用MEMORY的情况,用户只需要编写用户侧的接口逻辑可以了,详细的DDR2控制时序由XILINXMemory Controller IP核实现,用户不用关心,具体可以参考Spartan-6 FPGA Memory ControllerUG388 (v2.3) 文档,这里不再赘述。EDK环境详细配置步骤我制作了一个视频,大家直接看下就明白了,在EDK环境下可以很容易的建立一个Memory Test工程进行测试.

访问下面网址观看视频:http://v.youku.com/v_show/id_XNDE5NjczOTU2.html


最后提一下,XILINXSP601开发套件就是使用的DDR2内存,它的设计原理图可以作为一个很好的参考资料,大家可以到XILINX官网去下载原理图和相关资料。
下载地址:http://www.xilinx.com/products/boards-and-kits/EK-S6-SP601-G.htm
发表于 2012-6-26 10:32:32 | 显示全部楼层
好东东!
发表于 2012-7-15 22:43:10 | 显示全部楼层
好东西呀,正好。
发表于 2012-7-19 00:01:30 | 显示全部楼层
回复 1# wdzfd


    markmarkmarkmark
markmarkmarkmark
发表于 2012-7-24 07:58:25 | 显示全部楼层
根本看不清楚。还不如发个文档贴出来
发表于 2012-7-28 15:09:58 | 显示全部楼层
DDR2使用1.8V的VDD电压,VREF参考电压为0.9V, 一般要求VREF电压为VDD电压的一半,并且能随时反映VDD电压的变化,故可以采用两个一样的电阻串联分压得到VREF电压,典型阻值为20K欧姆,精度为百分之一。
这个VREF验证过可以这样直接分压用吗??
稳定和可靠性怎么样??
发表于 2012-7-29 14:04:39 | 显示全部楼层
好东西
发表于 2012-7-31 11:41:04 | 显示全部楼层
GOOD book ON IC DESIGN
发表于 2012-8-1 11:45:37 | 显示全部楼层
围观!
发表于 2012-8-2 16:19:56 | 显示全部楼层
回复 1# wdzfd
要是更详细就更好了,多谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:45 , Processed in 0.031527 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表