在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wdzfd

[活动] 基于Spartan-6 FPGA的DDR2设计经验总结

[复制链接]
发表于 2012-10-28 06:18:17 | 显示全部楼层
I did  a design one time of a DDR2 low power with a spartan 6 and is complex i did several errors on the board and it need impedance matching
发表于 2012-10-30 13:58:12 | 显示全部楼层
以后改行用X系列的了,开发板也便宜些
发表于 2012-11-18 10:02:15 | 显示全部楼层
值得学习!
发表于 2012-11-24 15:06:58 | 显示全部楼层
喜欢这种分享经验的,谢谢楼主!!!
发表于 2012-12-19 11:21:57 | 显示全部楼层
好东东,我用的DDR3,目前效果还不错
发表于 2012-12-19 16:03:44 | 显示全部楼层
多谢了
发表于 2013-2-19 13:55:52 | 显示全部楼层
好用的經驗分享
发表于 2013-3-12 18:34:50 | 显示全部楼层
DDR2使用1.8V的VDD电压,VREF参考电压为0.9V, 一般要求VREF电压为VDD电压的一半,并且能随时反映VDD电压的变化,故可以采用两个一样的电阻串联分压得到VREF电压,典型阻值为20K欧姆,精度为百分之一。
这个VREF验证过可以这样直接分压用吗??
稳定和可靠性怎么样??

同问?
发表于 2013-3-17 18:58:34 | 显示全部楼层
学习了
发表于 2013-3-20 22:07:59 | 显示全部楼层
一般都 使用IP CORE的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 22:44 , Processed in 0.025522 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表