在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: huxiaokai2005

[活动] Xilinx 7系列FPGA使用之CLB探索

[复制链接]
发表于 2012-8-21 11:22:44 | 显示全部楼层
多给点教程
发表于 2012-9-1 14:47:05 | 显示全部楼层
不错不错!
发表于 2012-9-2 00:33:47 | 显示全部楼层
very good
发表于 2012-9-10 12:11:25 | 显示全部楼层
在对7系列进行RTL设计时,要和以前的版本有所区别才能达到最优啊
发表于 2012-9-18 21:03:37 | 显示全部楼层
最近在用V6,觉得没什么区别。。
倒是V6、V7相对于V4、V2差别蛮大的。
发表于 2012-9-20 01:07:06 | 显示全部楼层
布线布局的效率如何?
发表于 2012-9-25 21:05:25 | 显示全部楼层
回复 1# huxiaokai2005


       kankan
发表于 2012-9-25 21:06:21 | 显示全部楼层
回复 1# huxiaokai2005


       kankan
发表于 2012-9-27 04:18:50 | 显示全部楼层
非常感谢~~~~
发表于 2012-10-30 12:50:06 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 03:00 , Processed in 0.028704 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表