在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: hiky

[求助] 有谁能详细讲讲RDL是做什么用的?

[复制链接]
发表于 2013-7-1 17:43:31 | 显示全部楼层
AL_RDL = AP
TOP Metal 和 AP 連接是靠 RV
发表于 2013-7-24 13:36:15 | 显示全部楼层
增长知识了~~
发表于 2013-9-16 10:26:41 | 显示全部楼层
真的是受教了,感谢大神们
发表于 2013-9-16 10:57:32 | 显示全部楼层
值得学习的好帖
发表于 2014-1-2 10:59:43 | 显示全部楼层
好帖值得學習
发表于 2014-2-7 15:26:28 | 显示全部楼层
學習了
謝謝分享
发表于 2014-2-8 11:26:10 | 显示全部楼层
回复 36# ralinkok


    smic
有标准库,但是没有design rule、、领导说RDL要额外制版。

=> 應該說某些代工
我用過 5" bipolar 就是沒有 command file , 但是有簡單 RULE  
得自己寫 command file ..但是就是 WAFER 很便宜 .

但那是老 process .

smic 如果沒有

design rule .一般有幾個可能
1. new process  剛弄好還沒時間寫
2. 抄來的有些 Fab 會挖人來但是  PROCESS 很多機台很多parameter , 一開始就沒有辦法  因為可能挖來是FAB 內但是不是寫 rule file
3. 沒有寫 rule 人
有些FAB  靠便宜WAFER 價格 和品ˊ質不ok ,有些公司上層只貪便 宜

但是確不知道 說真一個新設計 本身都不知道 是否有問題下
當然得先確定 PROCESS 是OK , 但是 便宜FAB 可能連本身製程都還不穩定, 還有的FAB  會改 WAT   ..

领导说RDL要额外制版。
=> 有些PROCESS 如ZENER 是多MASK
ESD 也多個 esd implement .. 要省錢就不希望你使用
但是 說真的
得額外花多少電路設計去做出 zener ??  一般 內部通常電源會有 logic , analog
要求不高給 logic ..可以直接ZENER 有5v 就好拉  ..和 analog ref 5v 分開.
  不使用 zener 得拿 bandgap + Op 產生 ref ..等於內部做兩組 LDO .
上面就是不懂還以為省掉一層 zener mask 就是聰明 ?

发表于 2014-2-21 14:58:11 | 显示全部楼层
xuexile
发表于 2014-2-27 16:33:28 | 显示全部楼层
是不是可以这么说,只有flipchip封装时,才需要用到RDL这块mask?
发表于 2014-3-3 09:04:17 | 显示全部楼层
是不是RDL这层只有在pad那边,还有走线走不出来的时候用的?RDL是AL,硬度不好,而且容易变形,一般很少用吧,不懂啊,请教一下,thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 13:53 , Processed in 0.026865 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表