|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
基于Active-hdl和Synplify的Quartus II程序仿真、综合和实现
Aldec Active-HDL软件中可以使用Quartus II软件的仿真库simulation libraries，这些仿真库也可以从Aldec网站下载。
一、Quartus II仿真库的建立
在Quartus II软件包含了仿真库所需要的模型文件，如altera_mf.v，但可能没有相应的库文件，如altera_mf.lib，我们可以使用Quartus II软件的EDA Simulation Library Compiler产生所需要的库文件。具体步骤如下：
1. 在Quartus II界面上，点Tools菜单，选择Launch EDA Simulation Library Compiler.
2. 在打开界面的EDA simulation tool下Tool name中选择仿真工具Active-HDL，在Executable location中设定Active-HDL软件的可执行文件路径。
3. 在Library families清单中选择项目所需器件类型，如Cyclone IV，并将其添加到Selected families清单中。
4. 在Library language选择verilog。
5. 在Output directory中设定输出文件路径<Active-HDL安装路径>/vlib/。
6. 点Start Compilation，编译后在设定的输出文件路径中可以找到项目需要的库。
二、Active-HDL仿真库的建立
1. 打开Active-HDL并查看仿真库
➢ 在View菜单中点Library Manager显示项目所包含的库。
➢ 查看<Active-HDL安装路径>/vlib/altera_mf是否存在。
➢ 若没有，需要手工添加库。
2. Active-HDL手工添加库
➢ 在File菜单中点New，并选择Design弹出New Design Wizard窗口。
➢ 选择Create an Empty Design，并保留Create New Workspace选项。
➢ 在新弹出的窗口中选择语言及器件。
➢ 点Next弹出Property，在Property中点Next.
➢ 在新弹出的窗口中输入Design name和Library name如altera_mf_ver或lpm_ver。在Design folder中选择设计文件夹点Next。
➢ 点Finish完成。
➢ 在Design菜单点Add files to Design。
➢ 在<Quartus II安装路径>/eda/sim_lib中找到需要的库模型文件，如altera_mf_.v，将其编译为altera_mf_ver库，将220model.v编译为lpm_ver库。
➢ 在Design菜单点Compile All编译所有文件并将其添加至设计库中。
➢ 在File菜单点Close Workspace。
2. Active-HDL中注册库
➢ 在View菜单点Library Manager弹出Library Manager窗口。
➢ 在Library菜单点Attach Library。
➢ 在设计目录中查找*.lib文件，如altera_mf_ver.lib, 点Open。
三、创建Active-HDL工程
➢ 在File菜单点New后点Design弹出New Design Wizard
➢ 选择Create an Empty Design with Design Flow，并保留Create New Workspace
➢ 点Next，出现Property窗口，在Property点Next。输入Design name和Library name
➢ 输入设计名以及保存位置
➢ 点Finish完成
➢ 在Design Browser添加工程文件
➢ 工程中添加库，如altera_mf_ver库
o Design菜单点Settings，弹出Design Settings对话框，展开Compilation选择Verilog
o 在Verilog Library添加仿真需要的库，点OK
➢ 查找测试脚本并添加后编译所有文件。
四、仿真设置
1. 在Design Browser展开library,选择测试脚本为Set as Top-level
2. Design菜单的Settings，在Design Settings中添加仿真库
➢ 展开Simulation选择Verilog
➢ 在Verilog Libraries添加仿真需要库，如altera_mf_ver, lpm_ver和altera_ver，点OK
3. 在Design Settings中展开Simulation，选择Access to Design Objects，选中Read (+r)，以在Waveform window观察waveforms
4. 在Simulation菜单中点Initialize Simulation初始化仿真，Design Browser自动切换至Structure
5. 执行Active-HDL仿真
➢ 从File菜单新建Waveform
➢ 在Design Browser的Structure将需要的信号拖至Waveform window
➢ 在Simulation菜单点Run Until
➢ 在弹出窗口中设置仿真时间，如500 ns
五、Active-HDL软件中设置Synplify综合工具和Quartus II实现工具
1. 点Tools菜单中的Perferences，设置HDL Synthesis的Tool name和Location
2. 在Perferences设置Implementation的Tool name和Location
六、Design Flow
在Design Flow中设置综合和实现的选项，就可以。
to be continued… |
|
/3 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2012-2-3 15:06:07
楼主
