在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: albe2t

[求助] 该学哪门语言?SystemVerilog VS SystemC

[复制链接]
发表于 2012-1-19 23:58:59 | 显示全部楼层
个人觉得首先学SV,再搭配一种验证方法学,比如VMM/OVM或者UVM,学会了基本上也就入门芯片验证了。
要长远发展的话,比如说要想对系统级验证有所了解的话,SC和TLM也是必不可少的;
当然,现在也有很多公司还是在用C++和SV结合DPI的验证平台,C++主要完成OOP的部分,SV完成断言,覆盖率分析等等工作;所以有时间的话还是要学习一下C++的。
芯片项目中用到的各种脚本一般都是Tcl/perl的,有空也得学学啊;
个人感觉,要学的东西太多太多,只能一点点的来,但是自己一定要知道需要学什么?自己的强项是什么?
发表于 2012-1-23 15:35:31 | 显示全部楼层




觉得#21 楼说的不错, SV主要是verification, SC主要做system modeling, Electronic System Level Design, high-level Synthesis什么的,用途不同了,主要看兴趣方向了
发表于 2012-1-25 05:22:12 | 显示全部楼层
system verilog should be better
发表于 2012-2-1 16:06:06 | 显示全部楼层
我同学都在看system verilog的.
发表于 2012-2-2 08:53:48 | 显示全部楼层
SV +fangfa
发表于 2012-2-6 15:35:00 | 显示全部楼层
那我就选systemC 了
发表于 2012-2-13 14:45:34 | 显示全部楼层


那么建议你学systemC的,这个可以做系统验证的,据说华为有一套完整的验证程序就是用SC写的,
如果你想以后 ...
shiyinjita 发表于 2011-11-23 13:04




    华为什么都有,sv,sc,e,etc,甚至还有perl的验证平台。
发表于 2012-2-15 14:57:07 | 显示全部楼层
sv~~~~~~~~~~~
发表于 2012-2-15 16:41:52 | 显示全部楼层
回复 28# sunrisewu


    哦,好的,谢谢你啊,呵呵,我只知道有sc的
发表于 2012-2-18 00:02:48 | 显示全部楼层
SV吧。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:25 , Processed in 0.029171 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表