在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: dreamylife

[原创] Verilog中指定加法器、乘法器类型的方法以及Designware调用说明

[复制链接]
发表于 2017-5-6 20:00:44 | 显示全部楼层
学习了
发表于 2018-4-27 14:56:24 | 显示全部楼层
谢谢分享!
发表于 2018-5-26 17:59:05 | 显示全部楼层
谢谢分享
发表于 2018-8-29 17:48:49 | 显示全部楼层
剛好有需要這方面的資訊,謝謝你的分享。
发表于 2018-9-2 11:16:03 | 显示全部楼层
谢谢分享
发表于 2018-9-2 12:18:20 | 显示全部楼层
谢谢分享
发表于 2018-9-4 17:04:04 | 显示全部楼层
学些!!!!!!
发表于 2018-10-1 20:22:01 | 显示全部楼层
Thanks for sharing
发表于 2018-10-8 19:37:06 | 显示全部楼层
good,3x
发表于 2018-10-30 16:43:29 | 显示全部楼层
谢谢啦,资料挺有用的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:36 , Processed in 0.026904 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表