在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子

[原创] 从D触发器的逻辑结构说明建立时间和保持时间

[复制链接]
发表于 2011-10-20 17:32:47 | 显示全部楼层
回复 7# smile_di


    下午想了好久这个保持时间

   和我的想法是一样的 时钟拉低以后 前面一级不会立刻封住 此时前面一级的输入会造成后面一些不可预知的状态,而后面一级已经开始采样前面一级的输出了……

不过我后来想好像标准单元里那种前一级是由传输门控制的结构话 传输门封住的时候 D的变化似乎不存在这个保持时间问题
发表于 2011-10-21 21:35:18 | 显示全部楼层
看了这个终于对建立时间和保持时间有一点理解了,谢谢楼主!
发表于 2011-10-22 10:38:56 | 显示全部楼层
好贴!
发表于 2011-10-27 22:58:36 | 显示全部楼层
分析的很详细
发表于 2011-11-2 10:54:43 | 显示全部楼层
分析的挺好的
发表于 2011-11-5 08:02:13 | 显示全部楼层
很喜欢这种深入的分析,支持楼主
发表于 2011-11-5 08:05:12 | 显示全部楼层
回复 2# guoyu


    弱弱的问一下设计透视那本书的书名叫什么??
发表于 2011-11-5 11:10:20 | 显示全部楼层
Digital Integrated Circuits: A Design Perspective
发表于 2011-11-17 17:44:59 | 显示全部楼层
不懂是什么
发表于 2011-12-15 17:02:49 | 显示全部楼层
学习了 不错
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 02:01 , Processed in 0.027197 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表