请问版图顶层PIN的问题

ptadx · 发表于 2011-9-27 21:20:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题，请问大家，在顶层版图中有的PIN是通过PAD接到外面的引脚的，但还有很多PIN是只接到PAD上，没有接到封装后的引脚的，这些是做什么用的啊？而且在顶层布线是对于这两种不同的PIN有什么不同的考虑吗？？谢谢大家指教！！！

hujiangtao007 · 发表于 2011-9-28 11:08:06

可能是一些备用的PAD，用来满足封装的多样性和功能上的多种选择性。

terry8876 · 发表于 2011-9-28 11:19:30

连接了PIN但没有引封装引脚的PAD可能是备用或用于芯片测试，它并不需要接外部引脚。
也有两个pin连到一个PAD引出的，比如VCC，GND。要是有空间你可以给它两个pin，但这两个pin是连到一个外部PAD，也就是一个引脚。
至于顶层布线对这两种pin的考虑，我想应该给予同等待遇吧。

ptadx · 发表于 2011-9-28 22:45:11

继续请问一下：那都封装了，测试的时候又怎么可以接到没出线的PIN啊。

cdlj85 · 发表于 2011-9-29 09:04:53

不一定要等到封装了才测试啊，很多公司会先自测裸片的，自己邦定

terry8876 · 发表于 2011-9-29 10:46:09

回复 4# ptadx

5楼说得对，如果存在没有引出的pin，那么一般都是公司自己在裸片上测试。当然，封装后，就是对有引脚的PIN，也就是整个芯片进行功能、参数测试了。

ptadx · 发表于 2011-9-29 21:01:55

哦，这样的啊。我今天问了一下公司的人，他们说没接金线的PIN是都要接到一起的，然后接到共同的地。？？？？请指教

CDS · 发表于 2011-10-14 13:15:15

正常的PIN是Bonding出来的，是从外部封装可以看到的，从产品Datasheet上可以看到明确定义的。
而芯片上还有些没有Bonding出来的PIN，就根据设计可的用途自己定义了。有多种用途，一般情况下：
1. 满足不同封装要求。有些产品有不同封装要求，封装管脚顺序不兼容，就要将Bonding时交叉的PIN多做一个，实现不同封装要求。
2. CP测试和Trimming PIN。实现电路微调和加速测试用。
3. 测试用。用于产品Debug分析，看内部的信号是否存在问题，这种情况一般会做成很小的Probe PAD。
4. 实现多款不同规格的产品。
但有一点要注意，如果预留的PIN是输入PIN，就不能悬空，要接到固定电位上，比如VSS或VDD，或在内部做上拉电阻或下拉电阻。

jeffcui18 · 发表于 2011-12-29 22:03:12

楼主说的肯定是probe pad，做测试用的

hiky · 发表于 2012-3-22 09:51:08

8#说的很详细

[求助] 请问版图顶层PIN的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2