在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2017-8-14 23:54:38 | 显示全部楼层
回复 697# 14268297


   仿真工具对SystemVerilog支持的相对全面些,但综合工具来说,QuartusPrime和Vivado都惨不忍睹,Synopsys没用过(破解不了)不做评论。  相对来说QuartusPrime比Vivado对SystemVerilog支持的要好那么一点点,但是也就是那么一点点……有时候会报一些莫名其妙的错误,错误信息和代码行都定位不正确,非要自己一点一点排查,太浪费时间了。
发表于 2017-8-17 21:44:19 | 显示全部楼层
VHDL太难懂了
发表于 2017-8-23 20:02:00 | 显示全部楼层
11111111111111111111
发表于 2017-8-23 20:02:55 | 显示全部楼层
1111111111111111111111
发表于 2017-8-23 20:03:58 | 显示全部楼层
11111111111111111111111111111111111111
发表于 2017-8-23 20:04:46 | 显示全部楼层
1111111111111111111111
发表于 2017-9-15 11:35:58 | 显示全部楼层
深圳-南山区(浙江赛思电子)招聘数字IC设计工程师,IC验证工程师(待遇从优)
                                                               有意向者可联系,陆先生:15067338277
发表于 2017-9-18 20:58:54 | 显示全部楼层
一直使用Verilog,但是感觉VHDL更牛逼一点,更严谨一点,想深入学学
发表于 2017-10-13 14:59:28 | 显示全部楼层
还是喜欢用VHDL
发表于 2017-10-13 22:08:58 | 显示全部楼层
verilog + 1
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 02:09 , Processed in 0.031184 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表