在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 190244|回复: 877

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2011-9-8 15:27:33 | 显示全部楼层 |阅读模式
看到发问的朋友很多都是verilog,所以做个调查看看大家主要用那种FPGA编程语言?
单选投票, 共有 4396 人参与投票
您所在的用户组没有投票权限
发表于 2011-9-9 08:57:42 | 显示全部楼层
还是喜欢用VHDL
发表于 2011-9-9 21:20:40 | 显示全部楼层
我觉得VERILOG好上手
发表于 2011-9-13 16:13:54 | 显示全部楼层
用的verilog
不过想学学VHDL
发表于 2011-9-14 15:46:14 | 显示全部楼层
都会用,但是现在用的vhdl。verilog好上手些,学了verilog学vhdl很快,认真看看,实现基本功能一周就够了
发表于 2011-9-17 11:32:46 | 显示全部楼层
当然是用verilog,个人感觉verilog是主流,VHDL十年之后估计就不行了
发表于 2011-9-18 09:59:34 | 显示全部楼层
当然是用verilog,个人感觉verilog是主流
发表于 2011-9-21 20:32:28 | 显示全部楼层
我也觉得VERILOG好上手
发表于 2011-9-23 19:17:09 | 显示全部楼层
VERILOG 看着容易点~~
发表于 2011-9-24 01:57:29 | 显示全部楼层
能出设计就好。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:39 , Processed in 0.034053 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表