在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2011-11-18 12:20:15 | 显示全部楼层
只用过verilog,没用过VHDL,但是周围的人用verilog的更多,倒是以前的一些设计以前的一些老工程师有的用VHDL
发表于 2011-11-20 09:47:15 | 显示全部楼层
Verilog嘛
发表于 2011-11-20 13:00:22 | 显示全部楼层
看来还是verilog的居多~
发表于 2011-11-20 18:23:28 | 显示全部楼层
verilog
发表于 2011-11-22 09:28:43 | 显示全部楼层
verilog HDL!
发表于 2011-11-22 14:55:58 | 显示全部楼层
用VHDL,似乎都觉得Verilog是主流。
 楼主| 发表于 2011-11-22 15:39:09 | 显示全部楼层
回复 47# ericwhw


   是啊,这个版里绝大部分都是Verilog,不过我用的是VHDL,握爪!

看来两种都得掌握才行。
发表于 2011-11-22 18:53:38 | 显示全部楼层
回复 1# buley
学校用vhdl,到公司以后就verilog了
发表于 2011-11-23 14:21:21 | 显示全部楼层
verilog,公司基本都用这个~~~
vhdl太烦了,语法太臃肿了~~不太适应~~~
发表于 2011-11-24 10:37:17 | 显示全部楼层
有C基础verilog易上手,学过verilog再看VHDL其实也差不多了,VHDL更加严格些。个人用的是verilog,时常也看些VHDL。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:14 , Processed in 0.031479 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表