在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2011-11-24 17:08:00 | 显示全部楼层
从理解和业界的实际情况来看,显然VERILOG占了绝对的主流
发表于 2011-11-24 22:43:08 | 显示全部楼层
学的就是verilog  觉得跟C有相通之处。比较好学
发表于 2011-11-24 22:48:09 | 显示全部楼层
verilog
发表于 2011-11-27 20:13:59 | 显示全部楼层
准备转向verilog了,向主流靠拢
发表于 2011-11-28 11:31:37 | 显示全部楼层
两个都用,没事
发表于 2011-11-28 22:28:14 | 显示全部楼层
verilog
发表于 2011-11-29 12:26:22 | 显示全部楼层
支持vhdl
发表于 2011-11-29 13:45:56 | 显示全部楼层
感觉verilog培养起来比vhdl要快些
发表于 2011-11-30 10:10:56 | 显示全部楼层
还是verilog用的人多一点
发表于 2011-12-1 13:56:27 | 显示全部楼层
verilog
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:08 , Processed in 0.039582 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表