在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2018-3-19 14:18:33 | 显示全部楼层
Verilog上手好用
发表于 2018-3-25 09:19:23 | 显示全部楼层
Verilog
发表于 2018-3-26 12:22:37 | 显示全部楼层
VERILOG
发表于 2018-4-3 11:14:59 | 显示全部楼层
本人学生,主要用Verilog,请问主要公司里主要用什么?
发表于 2018-4-14 19:29:29 | 显示全部楼层
只会Verilog HDL
发表于 2018-4-25 16:13:34 | 显示全部楼层
回复 1# buley


   Verilog可读性很好
发表于 2018-5-23 13:46:00 | 显示全部楼层
只用过一次VHDL吧
发表于 2018-5-24 19:51:08 | 显示全部楼层
看公司用什么咯,不过个人觉得verilog上手快
发表于 2018-5-25 21:07:24 | 显示全部楼层
VERILOG好
发表于 2018-5-31 20:59:13 | 显示全部楼层
集成电路本身精髓在电路设计本身,那种语言本身不关键,而且两种语言差异不大!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:38 , Processed in 0.029941 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表