在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: post_design

[原创] vim插件:提高Verilog和UVM testbench coding效率的利器

[复制链接]
发表于 2015-1-22 05:00:10 | 显示全部楼层
回复 1# post_design


   多谢 分享。

lionhead
发表于 2015-1-22 11:28:12 | 显示全部楼层
回复 1# post_design


   感谢分享
发表于 2015-2-4 09:35:46 | 显示全部楼层
好东东,谢谢
发表于 2015-2-13 15:40:06 | 显示全部楼层
果断顶起
发表于 2015-2-13 23:54:53 | 显示全部楼层
推推推  下載一個喔
发表于 2015-3-24 12:42:18 | 显示全部楼层
这个必须要顶一下
发表于 2015-3-26 18:44:19 | 显示全部楼层
好东东,谢谢
发表于 2015-4-7 17:10:59 | 显示全部楼层
多谢分享
发表于 2015-4-9 13:54:27 | 显示全部楼层
xxxxxxxxxxxxxxxxxx
发表于 2015-5-1 23:38:39 | 显示全部楼层
在Windows 下如何配置如下路径。

把以下代码添加到你的.cshrc里面
setenv VLOG_AIDE_HOME ~/xxx
setenv VLOG_LIBRARY_PATH ~/xxx/lib
setenv VLOG_AIDE_RTL_PATH /proj/aaa/rtl
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:27 , Processed in 0.026837 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表