在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: KevinIC

[原创] “10010”序列检测器的状态是7个还是5个?

[复制链接]
发表于 2012-3-11 23:52:58 | 显示全部楼层
回复 50# digitalimage


    说错一点,不是跳不进f和g,其实f和a是一样的
发表于 2012-3-12 10:17:45 | 显示全部楼层
回复 51# zengjia1106
在实际电路里是没有x这个状态的,所以你用casex来解释可靠性我觉得不妥,我保留我的意见,只要按照状态机的要求写代码,没必要留额外的冗余状态来保证可靠性。至少你给出的说法无法说服我。
发表于 2012-3-16 09:44:46 | 显示全部楼层
从书上的代码可以看出能够提取出 100000010的序列,不知道是不是题目的需求不明确
发表于 2012-4-5 16:32:09 | 显示全部楼层
之所以出现毛刺是由下面这句代码引起的.如果序列10010后面出现的是0就没有问题,如果是1就是一个毛刺.
assign signalout = (state == e && signalin == 0)?1:0;
发表于 2012-4-13 22:49:42 | 显示全部楼层
我也想过这个问题,觉得5个状态就Ok,加了default就没问题了。
这书错误还是蛮多的,最明显的就是Page318一个20分频的分频器,居然判断条件是19(应该是9吧),clk才翻转,估计只能忽悠粗心的人了。
还有,上面有位仁兄说没考虑010状态,我想说的是,010不能作为判定的状态,应该初始至少是1,要考虑的也是有了1以后的状态。
发表于 2012-5-25 23:16:32 | 显示全部楼层
这样的题目用状态机来做就是一个笑话,当然是把输入用移位寄存器打5拍,同时判断是不是10010。。。
发表于 2012-6-7 20:17:53 | 显示全部楼层
个人感觉,夏宇闻老师的这本书比较适合作为Verilog的使用手册来查语法,但是内容上就仅做参考了!里面很多代码偏向行为级描述,这样的代码风格我是感觉对于IC设计不是很好!
发表于 2012-6-8 11:19:19 | 显示全部楼层
回复 18# bailin7134


    一语惊醒,没考虑这个问题。。。
发表于 2012-7-30 21:56:44 | 显示全部楼层
检测10010,需要记录五个状态,分别是state0,state10,state100,state1001,state10010,这五个状态就OK了;状态迁移图会画么?
发表于 2012-7-31 20:07:00 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 17:34 , Processed in 0.027240 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表