关于综合的问题

ch_5588 · 发表于 2011-5-28 19:02:16

quartus软件点击 “start compilation”之后会有一个“analysis & synthesis summary”，它会告诉你芯片资源占用情况，比如用了多少逻辑，寄存器等，我想问的是这个资源占用就是综合后设计出的电路（未布局布线之前）所使用的资源吗，还是以后的流程也需要资源呢？最好解释的详细些，谢谢！

zhang2000 · 发表于 2011-5-28 19:02:17

综合后的LUT 数目，
布线有可能需要时钟树，FPGA内部有专门的时钟通道；但跟你这些逻辑单元数目没有关系

gaurson · 发表于 2011-5-30 13:10:54

楼上所言极是。综合之后对资源的影响就很小，甚至基本没有。

njithjw · 发表于 2011-5-30 22:27:35

布线的时候如果时序比较紧张，布线工具可能会进行节点复制，这样也会导致资源有一些变化，但是不会很大。

[求助] 关于综合的问题

最佳答案

站长推荐 /3