在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: magicyang_223

[原创] 基2 8点fft verilog代码 经过modelsim仿真

[复制链接]
发表于 2011-5-11 10:41:42 | 显示全部楼层
回复 1# magicyang_223


为什么测试文件的数据改了仿真出来的数据就不对了??
 楼主| 发表于 2011-5-11 19:56:10 | 显示全部楼层
回复 12# thlove


    谢谢你的提醒,我刚换了几组数据又试了几次,如果输入的序列比太大的话乘法器就溢出了,还有就是刚才试了几个带有虚部的数据确实有两组输出数有些问题,并不是跟用Matlab计算出的结果完一致,有一个数据用matlab算出来应该是130多,而仿真结果是190多,而其它7个数据和matlab算出来的差不多,就是保留的位数不一样,我估计和我的蝶形单元输出保留的位数有关,我再改进一下,不知道你发现的问题是不是这个,如果你发现仿真结果和matlab算出来的完全不一致的话,请告诉我,谢谢。
发表于 2011-5-11 20:30:04 | 显示全部楼层
thanks
发表于 2011-5-23 11:12:32 | 显示全部楼层
没有VHDL 的吗
发表于 2011-6-2 17:37:56 | 显示全部楼层
非常感谢!
发表于 2011-6-3 09:52:04 | 显示全部楼层
还是不会啊
发表于 2011-6-21 11:41:41 | 显示全部楼层
感谢楼主的共享
发表于 2011-6-21 12:39:32 | 显示全部楼层
谢谢这个
发表于 2011-6-26 08:45:30 | 显示全部楼层
不错,正需要verilog的fft
发表于 2011-6-27 00:20:32 | 显示全部楼层
多謝分享~感謝板大分享~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 04:36 , Processed in 0.028321 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表