在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 26154|回复: 121

[资料] Verilog三段式状态机

[复制链接]
发表于 2011-3-21 21:50:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Verilog三段式状态机.pdf (304.59 KB, 下载次数: 1077 ) 三段式描述方法虽然代码结构复杂了一些,但是换来的优势是使 FSM做到了同步寄存器
输出,消除了组合逻辑输出的不稳定与毛刺的隐患,而且更利于时序路径分组,一般来说在
FPGA/CPLD 等可编程逻辑器件上的综合与布局布线效果更佳。

状态机.PDF

332.18 KB, 下载次数: 972 , 下载积分: 资产 -2 信元, 下载支出 2 信元

状态机FSM

发表于 2011-3-21 23:21:49 | 显示全部楼层
谢谢分享哦
发表于 2011-3-22 13:18:41 | 显示全部楼层
看看哈
发表于 2011-3-23 15:41:12 | 显示全部楼层
Thanks for sharing!
发表于 2011-3-29 08:58:52 | 显示全部楼层
听同学说过,一直不知道是啥,现在可以看看!!
发表于 2011-4-22 15:25:55 | 显示全部楼层
xifggggggggjn,j,j
发表于 2011-4-29 09:19:09 | 显示全部楼层
学习中
发表于 2011-4-29 09:29:56 | 显示全部楼层
已看了一个,再看第二个
发表于 2011-4-29 09:38:07 | 显示全部楼层
thanks!!!
发表于 2011-5-13 14:21:46 | 显示全部楼层
看看是不是网上转载最多的那个
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 17:55 , Processed in 0.030820 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表