在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: silencefpga

[转贴] UltraEdit 使用的verilog 和systemverilog 代码加亮文件

[复制链接]
发表于 2011-3-27 16:36:57 | 显示全部楼层
谢谢。。。。。
发表于 2011-3-31 09:16:31 | 显示全部楼层
thanksgiving!!!!!!
发表于 2011-4-30 19:29:43 | 显示全部楼层
我来顶贴。
发表于 2011-5-19 09:34:49 | 显示全部楼层
很好,替换时可记得修改L14
发表于 2011-10-24 10:35:22 | 显示全部楼层
非常不错
发表于 2011-12-14 13:17:44 | 显示全部楼层
好,谢谢了!
发表于 2011-12-25 14:53:40 | 显示全部楼层
谢谢分享!!!
发表于 2012-3-6 09:08:52 | 显示全部楼层
谢谢了。
发表于 2012-3-6 11:03:30 | 显示全部楼层
发表于 2012-3-9 01:36:31 | 显示全部楼层
真心感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 12:39 , Processed in 0.025225 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表