在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: silencefpga

[转贴] UltraEdit 使用的verilog 和systemverilog 代码加亮文件

[复制链接]
发表于 2011-2-27 19:56:35 | 显示全部楼层
xiexie
发表于 2011-3-7 10:32:15 | 显示全部楼层
xxlouzhu
发表于 2011-3-13 10:11:47 | 显示全部楼层
楼上不错,直接下载去!
发表于 2011-3-15 09:28:51 | 显示全部楼层
好东西呀,多谢
发表于 2011-3-15 13:59:08 | 显示全部楼层
nice tool, thanks
发表于 2011-3-18 17:05:21 | 显示全部楼层
謝謝 Kaku817 指引。
发表于 2011-3-18 20:36:32 | 显示全部楼层
谢谢诶
发表于 2011-3-19 12:19:22 | 显示全部楼层
我顶······················
发表于 2011-3-19 12:38:47 | 显示全部楼层
嗯,好东西,要顶的
发表于 2011-3-19 13:07:41 | 显示全部楼层
好东西
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 23:47 , Processed in 0.026551 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表