在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: shaolongliu.pku

[讨论] 关于serdes中PLL,CDR的 jitter peaking的问题

[复制链接]
发表于 2010-11-12 10:14:32 | 显示全部楼层
xiexie  谢谢
发表于 2010-11-12 11:01:18 | 显示全部楼层
謝謝!!!!
发表于 2010-11-16 00:03:04 | 显示全部楼层
学习,顶大神们。
发表于 2010-11-22 11:23:51 | 显示全部楼层
请教一个问题,
我看大家的意见都是提交阻尼系数,也就是说把第一个零点让他足够靠近原点,

如果这样的话,我改变R不可以吗,为什么需要把C做到10nF这个级别呢,太费面积了。

是不是只改变R会在其他部分产生很坏的影响?
发表于 2010-11-23 12:48:46 | 显示全部楼层
发表于 2010-11-24 09:11:18 | 显示全部楼层
jitter peaking 主要是因为零点引起的,我们如果去掉零点的影响,这样稳定性有问题了, 我看好的文章都是R很小,但是C很大,可以解释 一下么?
发表于 2010-11-26 01:09:22 | 显示全部楼层
DDDDDDDDDDD
发表于 2010-11-26 08:34:46 | 显示全部楼层
不带这样顶贴的,我晕。
发表于 2010-11-28 22:02:48 | 显示全部楼层
大侠们怎么不继续讨论了呢
发表于 2010-12-1 00:55:44 | 显示全部楼层
能把這個文章share一下,謝謝。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 17:48 , Processed in 0.026622 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表