在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhanghi

[原创] axi总线读写通道插入一级寄存器模块verilog源码,已验证,原创噢!

[复制链接]
发表于 2018-3-5 21:39:07 | 显示全部楼层
不错,顶
发表于 2018-4-3 11:49:56 | 显示全部楼层
谢谢分享,学习一下。
发表于 2018-4-3 12:40:49 | 显示全部楼层
谢谢。。。。。
发表于 2018-4-8 09:42:23 | 显示全部楼层
学习一下,最近正准备看看
发表于 2018-4-14 16:21:31 | 显示全部楼层
发表于 2018-8-31 17:52:29 | 显示全部楼层
学习................
发表于 2018-11-14 17:05:44 | 显示全部楼层
感谢,学习学习
发表于 2019-3-11 16:14:27 | 显示全部楼层
谢谢分享
发表于 2019-8-10 11:09:03 | 显示全部楼层
谢谢分享。
发表于 2021-3-16 16:10:29 | 显示全部楼层
來學習一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 01:59 , Processed in 0.026925 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表