在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 176262|回复: 1666

[原创] ASIC芯片DC综合专题:资料大全+琐碎感想

[复制链接]
发表于 2010-8-18 22:11:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 ahliang 于 2010-9-4 21:18 编辑

以下几页用于更新资料及感想,欢迎需要的同学关注。

概述:      
    DC综合是IC设计中很重要的一个阶段,一个设计人员如果对综合有所了解,在RTL设计时会对时序,时钟定义等有所考虑,而这种考虑有利于设计的顺利进行,减少RTL与综合的迭代次数。
       DC的资料很多,但最权威的还属于官方资料,所以建议同学们在学习DC技巧之前,还是老老实实学习这些官方的资料,这些资料往往是最基本的,也是最核心的。废话少说,上传。
一、
Design Compiler™Reference Manual Constraints and Timing主要讲时序及约束的

Design Compiler Reference manual Timing and Constraints.pdf (2.5 MB, 下载次数: 5459 )

二、
Design Compiler User Guide 主要是DC软件的帮助手册,也讲述了DC的工作原理以及如何更好的使用DC,建议同学们通览一篇,以后当成字典随时查阅。

Design Compiler User Guide, version Z-2007.03.pdf (2.9 MB, 下载次数: 4279 )

三、
power optimize 功耗优化,此文档主要讲述如何应用DC进行功耗优化,同学们可以学习其方法,但个人认为功耗的优化需要根据项目的特点决定,常用的办法是:降低压、关断时钟或门控时钟、逻辑复用,降频等等。

power optimize.pdf (31.64 KB, 下载次数: 2196 )
 楼主| 发表于 2010-8-18 22:13:08 | 显示全部楼层

ASIC芯片DC综合专题:资料大全+琐碎感想

本帖最后由 ahliang 于 2010-8-26 21:42 编辑

四、
     DC综合最核心的东西是时序,对时序的理解是一门很重要的功课,以下推荐进阶篇:
由Kluwer写的《TIMING》,2004出版
书籍介绍看连接:
http://www.amazon.com/Timing-Information-Technology-Transmission-Processing/dp/1402076711

Timing_(2004_Kluwer).part1.rar (4 MB, 下载次数: 3736 )

Timing_(2004_Kluwer).part2.rar (1.28 MB, 下载次数: 3268 )

五、
     以下三个PPT是美国WISCONSIN大学的教材,感觉还可以,供大家选择下载

Timing, Project Overview.rar (43.21 KB, 下载次数: 1371 )

Digital System Design & Synthesis.rar (207.49 KB, 下载次数: 1774 )

Logic Synthesis with Synopsys.rar (614.03 KB, 下载次数: 2088 )
 楼主| 发表于 2010-8-18 22:14:17 | 显示全部楼层

ASIC芯片DC综合专题:资料大全+琐碎感想

本帖最后由 ahliang 于 2010-8-26 21:42 编辑

六、
     综合的一个很基本的基础是善用脚本,善用主要体现如何通过脚本去组织综合的步骤,组织综合的目录,它能使综合清晰化。
     以下推荐两种脚本语言:TCL和PERL,各取所需吧,最好都掌握。这两种语言掌握后也不局限于IC综合,更可推及到其他领域,比如软件设计等。

perl程序设计.rar (1.44 MB, 下载次数: 1732 )

Perl语言入门(第四版).rar (999.35 KB, 下载次数: 1365 )

Tcl 教程.rar (575.5 KB, 下载次数: 1741 )

七、
    以下为SYNOPSYS的经典脚本,是书写DC脚本的框架,同学们可在此框架下扩展或删减,仅供参考:

constrain.rar (1.15 KB, 下载次数: 1935 )
 楼主| 发表于 2010-8-18 22:15:39 | 显示全部楼层

ASIC芯片DC综合专题:资料大全+琐碎感想

本帖最后由 ahliang 于 2010-8-28 12:27 编辑

八、
书名:《Advanced_ASIC_Chip_Synthesis_Using_Synopsys_Design_Compiler,physical_compiler_and_Primetime》
     高级ASIC综合教材,此书既可以说是入门也可以说是进阶,说入门,那是它的前几章节,作者耐心地叙述综合在ASIC设计所处的阶段,让读者对整个流程有个概念性的理解,也更能理解IC综合在IC设计中的地位;而说进阶,大多数读者读完后完全能体会到我的意思,在此就埋个伏笔吧,欢迎各位同学读后发表自己的见解,一家之言,欢迎斧正。


                               
登录/注册后可看大图


Advanced_ASIC_Chip_Synthesis.rar (3.91 MB, 下载次数: 2403 )



九、某书(实在是想不起来了,当时只截取了此章节)上的章节,看了几遍,确实说到位了。而且是中文版,当时刚看DC,正好碰到此书,确实不错,也贴出来给同学们参考,倾向于给入门或入门不久的同学们。

AISC综合与DC使用.rar (725.6 KB, 下载次数: 3788 )



十、
《利用DC进行综合》,文章有三十多页,讲解得很细致,讲解包括综合的整个流程,比如,脚本的书写,综合库内部命令的含义,如何合理地分布模块,如何写好可综合的代码(即代码风格问题),综合命令的详解等等,也是中文版的,我猜测是一个牛人的总结,之前在某网站上下载的,看了觉得受益匪浅,拿出来分享,如下。

利用DC进行逻辑综合.rar (142.77 KB, 下载次数: 3229 )

十一、
《复杂时钟定义及综合》,复杂时序解决方案的经典,包括选择时钟(MUX),分频时钟(DIVIDE),门控时钟(GATED),双边沿时钟等等。

Complex_Clocking_constraint.rar (907.35 KB, 下载次数: 3030 )

十二、
     门控时钟综合,门控时钟的应用往往是为了降低功耗,通过关断时钟,是翻转功耗大大降低。
     此资料来自于SYNOPSYS官方,主要是阐述如何应用门控时钟达到优化功耗,优化时钟树,重要的一点是,如何采用DC约束生成合理,优化的门控时钟,使设计达到优化功耗,节省资源的效果。

Clock_Gating_Methodology_for_Power_and_CTS_QoR.rar (224.72 KB, 下载次数: 2100 )





.
 楼主| 发表于 2010-8-18 22:16:59 | 显示全部楼层

ASIC芯片DC综合专题:资料大全+琐碎感想

本帖最后由 ahliang 于 2010-9-4 21:34 编辑

十三、DC概论,一个牛人的总结,详细而深刻。

DC概论-时序.rar (2.1 MB, 下载次数: 6435 )
 楼主| 发表于 2010-8-18 22:18:00 | 显示全部楼层
保留。。。
 楼主| 发表于 2010-8-18 22:19:25 | 显示全部楼层
保留。。。
发表于 2010-8-19 08:47:56 | 显示全部楼层
看来楼主准备大手笔啊。。。。保留。。。
发表于 2010-8-19 09:18:08 | 显示全部楼层
占座围观楼主,哈哈
发表于 2010-8-19 09:31:00 | 显示全部楼层
欢迎上传!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:23 , Processed in 0.037274 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表