在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2992|回复: 7

[资料] 分享一篇好文章;45nm逻辑电路及互连光刻的纳米级数字电路设计

[复制链接]
发表于 2010-5-15 19:58:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
A 45nm Logic Technology with High-k+Metal Gate Transistors, Strained Silicon, 9 Cu Interconnect Layers, 193nm Dry Patterning, and 100% Pb-free Packaging
这是一篇目前较新的高性能数字设计的一篇好文章。对于高级数字设计者来说,互连光刻技术还是需要了解下的!
这篇文章是intel 公司人员撰写的。应该具有很高的参考价值。希望有兴趣的可以看看!

HiKMG_paper.pdf

1.12 MB, 下载次数: 101 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2011-7-12 22:27:20 | 显示全部楼层
真不错  很好!
发表于 2012-1-1 00:54:45 | 显示全部楼层
xiexie
发表于 2012-1-1 00:55:20 | 显示全部楼层
很好!谢谢
发表于 2012-1-1 00:57:15 | 显示全部楼层
很好!谢谢了
发表于 2012-1-2 14:41:21 | 显示全部楼层
谢谢楼主分享!
发表于 2015-7-13 08:34:48 | 显示全部楼层
下载来看看
发表于 2018-11-12 09:32:17 | 显示全部楼层
谢谢分享有用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 19:42 , Processed in 0.030165 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表