在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: ve8736

[求助] 关于verilog的inout口的仿真问题

[复制链接]
 楼主| 发表于 2010-4-20 16:47:10 | 显示全部楼层



我用的是6.5d,版本有所不同。现在发现加入源文件编译这个方法对无inout端口的也没影响,所以以后按这个方法来吧。谢谢你了
发表于 2011-1-25 09:53:40 | 显示全部楼层
谢谢了
发表于 2012-6-7 14:40:57 | 显示全部楼层
学习了!
发表于 2014-8-25 16:04:54 | 显示全部楼层
跟LZ情况一样,用weiziheng的方法,可写不可读,郁闷了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 19:26 , Processed in 0.017524 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表