在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jiemizhe

[资料] Verilog HDL程序设计实例详解(光盘)

[复制链接]
发表于 2017-5-9 12:14:01 | 显示全部楼层
感谢楼主
发表于 2017-6-30 19:26:59 | 显示全部楼层
xiexeila
发表于 2017-7-28 21:02:38 | 显示全部楼层
谢谢分享!
发表于 2017-9-21 09:28:39 | 显示全部楼层
谢谢分享幸福
发表于 2017-9-21 20:08:10 | 显示全部楼层
多谢分享
发表于 2017-12-11 20:10:43 | 显示全部楼层
厉害厉害
发表于 2018-1-17 11:41:17 | 显示全部楼层
是光盘内容,有的不知道是啥
发表于 2018-1-19 15:08:15 | 显示全部楼层
都是源代码,很好!
发表于 2018-5-10 13:40:10 | 显示全部楼层
谢谢分享
发表于 2018-7-7 16:44:23 | 显示全部楼层
回复 1# jiemizhe


   光盘内容?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:00 , Processed in 0.026615 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表