在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: psd0208

[讨论] Altara FPGA开发你采用哪种时序分析方式?

[复制链接]
发表于 2010-4-2 22:18:35 | 显示全部楼层
Classic Timging Analyzer 用的比较多,不过ALTERA官方推荐的是TimeQuest Timging Analyzer ,没怎么用过
发表于 2010-4-3 09:35:44 | 显示全部楼层
投了你一票
发表于 2010-6-1 23:04:23 | 显示全部楼层
建议使用TimeQuest,class比较适合单一时钟,但是如果是多时钟,使用timequest会比较灵活一些
发表于 2010-6-27 20:58:17 | 显示全部楼层
哎!刚接触 发现问题多多~!!!
发表于 2010-6-27 20:59:21 | 显示全部楼层
即使过了Fmax这一关 也不一定就OK啊·!
看来必须进行关键路径的约束了 。。。
发表于 2010-6-27 22:46:00 | 显示全部楼层
Classic Timging Analyzer
发表于 2013-3-28 22:25:10 | 显示全部楼层
回复 1# psd0208


   Use timequest timing analyzer
发表于 2013-3-29 14:48:42 | 显示全部楼层
TimeQuest. BJ4
发表于 2013-3-30 11:05:26 | 显示全部楼层
正在用
发表于 2013-4-1 15:15:57 | 显示全部楼层
两者的比较,举一个例子,Classic无法对源同步接口,比如RGMII接口进行约束,而TimeQuest可以。
另外,TQ会进行更严格和全面的分析,默认所以的路径都是相关路径,都会进行时序分析。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 12:15 , Processed in 0.037394 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表