在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 900200

[原创] Aldec ALINT v2008.06 for "2K/XP/Vista" Verilog 语法的设计规则检验器

[复制链接]
发表于 2014-4-19 22:16:20 | 显示全部楼层
回复 51# iaudio_xyz

继续赚积分
发表于 2014-4-19 22:18:25 | 显示全部楼层
继续赚积分
发表于 2014-4-19 22:20:20 | 显示全部楼层
继续赚积分
发表于 2014-4-23 12:34:14 | 显示全部楼层
回复 1# 900200


   楼主同志,问下,仿真中如何加入quartus中的ip核?
发表于 2015-11-15 10:37:42 | 显示全部楼层
请问下,为什么要分这么多个文件?谢谢
发表于 2015-12-9 17:41:09 | 显示全部楼层
多谢楼主分享
发表于 2017-5-11 09:53:02 | 显示全部楼层
感谢分享
发表于 2017-8-1 16:06:01 | 显示全部楼层
markxia
发表于 2017-8-1 17:03:42 | 显示全部楼层
谢谢了
发表于 2017-9-24 21:12:02 | 显示全部楼层
好贵呀,但是没办法
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 21:08 , Processed in 0.026307 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表