在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: keelinx

[求助] vcs+verdi混仿Verilog+vhdl的问题

[复制链接]
发表于 2013-3-15 13:06:52 | 显示全部楼层
我來試試
发表于 2013-9-4 09:51:29 | 显示全部楼层
能不能把详细的配置方法贴出来,论坛里面都说个大概,我是新手很难理解
发表于 2013-12-5 22:04:07 | 显示全部楼层
cant find the file
发表于 2017-1-7 19:31:10 | 显示全部楼层
看看了,学习了
发表于 2017-1-7 19:43:28 | 显示全部楼层
有没有ACTIVE-HDL最新版的还有破解文件啊, 不好找啊
发表于 2017-1-9 15:40:33 | 显示全部楼层
nice,收藏了,很好
发表于 2018-4-1 17:46:45 | 显示全部楼层
同问啊,有大神指教
发表于 2018-8-9 15:36:45 | 显示全部楼层
回帖后跳转到最后一页
发表于 2018-8-13 18:25:35 | 显示全部楼层
Let me see....
发表于 2018-8-21 14:17:30 | 显示全部楼层
回帖后跳转到最后一页
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 20:55 , Processed in 0.029121 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表