设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 夏雨闻Verilog HDL数字系统设计教程十个练习实例 ...

123 4 / 4 页下一页

发新帖

楼主: yuedx

夏雨闻Verilog HDL数字系统设计教程十个练习实例

发表于 2009-6-17 09:58:36 | 显示全部楼层

thanks!

回复支持反对

发表于 2009-7-16 20:45:10 | 显示全部楼层

xieixe!!!!!

回复支持反对

发表于 2009-7-17 20:04:24 | 显示全部楼层

谢谢楼主分享楼主好娃

回复支持反对

发表于 2009-8-5 15:23:38 | 显示全部楼层

DD

DDDDDDDDDDDDDDDDDDD

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-10-13 09:50:58 | 显示全部楼层

TKS!!!!!!!!!!!!!!!!!!!!!!!!!!!!1

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-12-2 17:27:10 | 显示全部楼层

thanks & great post!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-12-24 16:21:27 | 显示全部楼层

I need this . please

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-1-13 21:52:42 | 显示全部楼层

下载下来看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-1-21 11:17:02 | 显示全部楼层

直接拿来参考一下！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-1-21 19:21:26 | 显示全部楼层

呵呵好资料赞

回复支持反对

123 4 / 4 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /3

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-19 13:49 , Processed in 0.034287 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表