EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 饱和加法器Verilog代码

1 2 345 6 7 8 / 8 页下一页

楼主: guoyu

[原创] 饱和加法器Verilog代码

[复制链接]

45369342

发表于 2012-8-30 22:15:17 | 显示全部楼层

学习了，谢谢！

回复支持反对

dinglujie1

发表于 2013-11-28 07:52:19 | 显示全部楼层

对我非常有用,感谢.

EETOP创芯人才网简历投递入口

回复支持反对

madaozhang

发表于 2014-1-5 20:56:50 | 显示全部楼层

eetop

回复支持反对

学晋

发表于 2014-3-25 00:34:07 | 显示全部楼层

看看看看

EETOP创芯人才网职位发布入口

回复支持反对

yuhaijian0112

发表于 2014-3-26 15:01:03 | 显示全部楼层

顶一个

EETOP创芯人才网简历投递入口

回复支持反对

iyouth

发表于 2014-8-25 10:47:36 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

菜鸟电子工程师

发表于 2014-8-25 16:40:46 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

gateway91

发表于 2014-11-29 09:17:27 | 显示全部楼层

回复 1# guoyu

谢谢！！！

EETOP创芯人才网职位发布入口

回复支持反对

joelillian

发表于 2015-1-21 20:25:00 | 显示全部楼层

正好需要这个，下载看下

EETOP创芯人才网简历投递入口

回复支持反对

血溶伊剑

发表于 2015-12-21 14:29:59 | 显示全部楼层

谢谢分享！

回复支持反对

1 2 345 6 7 8 / 8 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

EDA直播火热报名！半导体器件建模工程实践: 半导体器件模型是连接代工厂和IC设计公司之间的桥梁。器件建模，顾名思义就是对于器件或者电路的电学行为比如电流电压关系，电容电压关系以及S参数和频率关系等等的一个数学描述。器件模型通过PDK的方式集成到仿真工具中..

查看 »

GMT+8, 2024-4-20 13:17 , Processed in 0.027171 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 饱和加法器Verilog代码

站长推荐 /3