在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-5-19 23:12:38 | 显示全部楼层
这个要看看!!!!!!
发表于 2008-5-20 01:05:22 | 显示全部楼层
看看,看看
太贵了
发表于 2008-5-20 01:07:43 | 显示全部楼层
还没有看全,又没信元了
发表于 2008-5-20 01:09:00 | 显示全部楼层
不好意思,只好灌水以看全
发表于 2008-5-23 11:16:54 | 显示全部楼层
感谢分享!在找这方面资料学习
发表于 2008-5-25 13:28:26 | 显示全部楼层
看过,顶过
发表于 2008-5-26 09:13:07 | 显示全部楼层
你的sdram的控制好像是用ip核的,有不用ip核的么
发表于 2008-5-26 14:20:11 | 显示全部楼层

好东西!

谢谢啦!
发表于 2008-6-7 01:32:46 | 显示全部楼层
just to have a look
发表于 2008-6-7 01:33:52 | 显示全部楼层
just to have a look
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 17:11 , Processed in 0.030780 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表