在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-6-7 01:35:15 | 显示全部楼层
just to have a look
发表于 2008-6-7 01:37:35 | 显示全部楼层
just to have a look
发表于 2008-6-7 23:03:38 | 显示全部楼层
再一次进来,为了说声真的很不错
发表于 2008-6-7 23:59:36 | 显示全部楼层
Thank you!
发表于 2008-6-8 00:00:58 | 显示全部楼层
Thank you!
发表于 2008-6-8 00:21:30 | 显示全部楼层
Thanks!
发表于 2008-6-15 22:00:49 | 显示全部楼层
ding!
发表于 2008-6-19 12:25:37 | 显示全部楼层
好东东。。。。多谢分享
发表于 2008-6-19 12:27:09 | 显示全部楼层
昏,银子不够了。。。。。
发表于 2008-6-19 12:29:40 | 显示全部楼层
银子还是不够。有没有专门灌水的,挣银子啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:10 , Processed in 0.026335 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表