在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2008-4-26 14:32:50 | 显示全部楼层
谢谢楼主
发表于 2008-4-26 16:07:45 | 显示全部楼层
kan kan !!!
发表于 2008-5-5 20:25:26 | 显示全部楼层
好东西!
发表于 2008-5-8 23:54:17 | 显示全部楼层
Thanks !!
发表于 2008-5-9 00:23:08 | 显示全部楼层
资料不错
谢谢搂住
发表于 2008-5-9 00:25:22 | 显示全部楼层
好东西
写写
发表于 2008-5-9 10:34:50 | 显示全部楼层
好东西,可惜没钱了.
发表于 2008-5-18 21:37:46 | 显示全部楼层
好东西,谢谢
发表于 2008-5-18 21:38:58 | 显示全部楼层
顶顶顶顶
发表于 2008-5-19 08:58:08 | 显示全部楼层
希望不是使用IP核的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 06:23 , Processed in 0.025706 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表