在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4476|回复: 17

[原创] verilog自动例化程序和例子

[复制链接]
发表于 2019-2-8 13:20:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
auto_inst.exe是本人用python脚本编写后进行打包的软件,该软件可以比较完美完成verilog代码的例化工作,自动生成例化模块的代码和信号连接声明,大大减轻了编码工作。并且生成的verilog代码对齐工整,支持parameter参数传递,比较通用。另外支持代码中根据always和assign语句自动生成reg和wire的声明看大家支持力度在下一版给出,谢谢!



auto_inst_example.zip (3.39 MB, 下载次数: 103 )
发表于 2019-2-8 20:33:50 | 显示全部楼层
kankan
发表于 2019-2-8 23:12:30 | 显示全部楼层
thanks
发表于 2019-2-12 14:52:57 | 显示全部楼层
THANKS
发表于 2019-2-12 14:56:09 | 显示全部楼层
THANKS
发表于 2019-2-12 15:32:20 | 显示全部楼层
顶一顶~~
发表于 2019-2-13 09:16:47 | 显示全部楼层
没看明白怎么使用,有使用说明没
发表于 2019-2-27 22:16:56 | 显示全部楼层
回复 1# willis2004


    thanks for sharing
发表于 2019-4-1 14:54:38 | 显示全部楼层
多谢,已下载使用试试
发表于 2019-4-1 17:11:24 | 显示全部楼层
啥工具可以把python打包的这么小?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:17 , Processed in 0.028828 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表