在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: vfdff

Mentor_VHDL设计流程

[复制链接]
发表于 2008-5-19 23:21:03 | 显示全部楼层
好东西,要学习
发表于 2008-5-20 10:53:37 | 显示全部楼层
好东西
发表于 2008-5-26 12:01:51 | 显示全部楼层
只能先顶点钱再看了
发表于 2008-6-1 22:46:00 | 显示全部楼层
THANK
发表于 2008-6-3 14:29:06 | 显示全部楼层

metor graphic之fpga Advantage

各位大虾:
     用mentor的fpga Advantage做的设计,想当在xilinx开发板上实现,但是 弹出信息说  没有设置xilinx环境变量,不知道是怎么一回事,我不知道mentor软件里是否集成的有xilinx的ise,我也在linux系统上装了ISE,还是不好使,不知是何原因,请各位大虾不吝赐教。
发表于 2008-6-19 12:48:13 | 显示全部楼层

好东西谢谢楼主

好东西谢谢楼主好东西谢谢楼主
发表于 2008-6-19 16:55:01 | 显示全部楼层
能不能把大概内容介绍一下,看看是不是需要
发表于 2008-7-1 23:33:15 | 显示全部楼层
好东西谢谢楼主
发表于 2008-7-4 09:17:48 | 显示全部楼层
Thanks a lot!
发表于 2008-7-6 20:08:29 | 显示全部楼层
谢谢楼主,向楼主致意.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:22 , Processed in 0.026256 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表