70M片上时钟信号产生电路设计

nieniejun · 发表于 2021-10-19 15:48:28

请问大家有什么建议？用什么结构

xuwenwei · 发表于 2021-10-19 15:48:29

本帖最后由 xuwenwei 于 2021-10-20 14:18 编辑

就用正常的ICO来做就可以了吧 5个电流可控的INV首尾相连，我司量产品就是这么做的

SZGang · 发表于 2021-10-20 11:01:24

是用作产生参考时钟的吗？如果对相噪要求不高，可以采用张弛振荡器，结构的话可以查下论文，应该挺多

nieniejun · 发表于 2021-10-20 13:40:57

SZGang 发表于 2021-10-20 11:01
是用作产生参考时钟的吗？如果对相噪要求不高，可以采用张弛振荡器，结构的话可以查下论文，应该挺多 ...

是的你好 70M时钟的周期大概十几ns 张弛振荡器好像达不到这个精度

SZGang · 发表于 2021-10-20 17:11:18

如果不行，可否倍频，先产生一个低频的，然后倍上去，就是相噪差点

nieniejun · 发表于 2021-10-20 17:23:08

xuwenwei 发表于 2021-10-20 08:37
就用正常的ICO来做就可以了吧 5个电流可控的INV首尾相连，我司量产品就是这么做的 ...

你好是用差分输入输出的反相器吗

xuwenwei · 发表于 2021-10-20 17:29:45

nieniejun 发表于 2021-10-20 17:23
你好是用差分输入输出的反相器吗

就是最简单的ring ICO都没有差分这样的当然了我们的精度要求不高

nieniejun · 发表于 2021-10-20 18:30:45

xuwenwei 发表于 2021-10-20 17:29
就是最简单的ring ICO都没有差分这样的当然了我们的精度要求不高

好的谢谢您

nltc · 发表于 2021-10-21 11:39:57

要明确性能要求，比如频率精度，温度特性，相噪性能，功耗等才能确定结构吧

nieniejun · 发表于 2021-10-26 10:26:07

xuwenwei 发表于 2021-10-20 17:29
就是最简单的ring ICO都没有差分这样的当然了我们的精度要求不高

麻烦请问有什么好方法补偿工艺角带来的时钟频率偏移吗

[求助] 70M片上时钟信号产生电路设计