在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2656|回复: 5

[求助] 为什么LPDDR4可以用16bit预存取,cpu得cache line不会浪费数据吗

[复制链接]
发表于 2021-9-14 09:53:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想请问一下为什么LPDDR4可以用16bit预存取,而DDR4不能用,是因为跟LPDDR4匹配得cpu改变了嘛 ,听说DDR4不能用16bit预存取是因为cache line 不能接受这么多数据。但为什么LPDDR4却不会浪费呢





发表于 2021-10-17 20:16:10 | 显示全部楼层
个人观点,LPDDR4每个channel的颗粒位宽是16bit,比如上个项目中使用的LPDDR4X就是16bit x BL32的组合。
发表于 2021-11-4 09:56:49 | 显示全部楼层
DDR4的DIMM条通道位宽是64的,用16bit预取就是64*16=128Byte,超过了cache line大小。
LPDDR的通道位宽是16的,16bit预取才32Byte, 不超过cache line就可以,用两个Burst组成一个cache line.
 楼主| 发表于 2021-11-11 09:43:51 | 显示全部楼层


yhm_liang 发表于 2021-11-4 09:56
DDR4的DIMM条通道位宽是64的,用16bit预取就是64*16=128Byte,超过了cache line大小。
LPDDR的通道位宽是16 ...


哇!是的,您这个回答给了我很大的启发,真的太感谢您了
 楼主| 发表于 2021-11-11 09:51:01 | 显示全部楼层


Ougshaocheng 发表于 2021-10-17 20:16
个人观点,LPDDR4每个channel的颗粒位宽是16bit,比如上个项目中使用的LPDDR4X就是16bit x BL32的组合。 ...


大哥,我基础还很薄弱,在我读到的资料中,BL长度有1,2,4,8,16这几种,但是我有点没看懂您说的BL32是怎么由什么组合成的,能往细了解释一下嘛。拜谢了
发表于 2022-1-17 14:03:13 | 显示全部楼层


扬程万里 发表于 2021-11-11 09:43
哇!是的,您这个回答给了我很大的启发,真的太感谢您了


可以加我微信交流:15012801390
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:24 , Processed in 0.022280 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表